华大九天近日宣布推出其先进封装版图设计解决方案 Empyrean Storm®，这一举措旨在解决当前先进封装设计中面临的诸多挑战。随着芯片设计复杂度的不断提升，特别是在 HBM和 ...

作为华为合作体系内的核心厂商，盛合晶微承担着华为昇腾、鲲鹏芯片的先进封装任务。其前身是中芯国际与长电科技联合孵化的中芯长电，技术根基深厚，堪称“国之重器”—— 不仅是中国大陆唯一实现 2.5D 芯粒量产的企业，还在 12 英寸凸块加工产能、WLCSP ...

晶圆代工大厂力积电(6770)在22日举行线上法说会，并公布2025年第二季财报，因新台币升值与帐面匯损影响，单季净损扩大至33.3亿元，每股亏损0.8元，已经连亏8季。力积电总经理朱宪国表示，逻辑产品线方面，第三季能见 ...

具体来说，HBM采用TSV工艺进行3D堆叠，有效提升带宽，实现更高的集成度，通过与处理器相同的“Interposer”中间介质层与计算芯片实现紧凑连接，一 ...

光纤在线讯：深光谷科技推出新一代玻璃基TGV光电Interposer芯片，采用先进Flip-chip封装技术，支持2.5D堆叠封装，满足高带宽、高速率数据传输需求。岭芯光电助力实现封装制造，提升生产效率、降低成本，推动数据中心、人工智能等领域光互连应用发展。

2.5D 在先进封装领域，2.5D是特指采用了中介层（interposer）的集成方式，中介层目前多采用硅材料，利用其成熟的工艺和高密度互连的特性。

下图显示了带有逻辑和存储芯片的interposer层的示意图，两个DIE并排组装，使用细铜线来进行DIE to DIE连接。 整个存储系统使用硅interposer集成到封装中，如下图所示，interposer尺寸为30mm × 25mm。 中间层顶部附有20mm × 24mm的高性能处理器芯片。

2.5D封装：将多个芯片通过中介层（Interposer）连接，提高XY面密度，可以在保持性能的同时降低成本、提高良率，具有更好的灵活性和可扩展性。

要在封装中容纳更多的有源电路和晶体管，以提高SIP系统的性能，扩大interposer 面积是关键因素之一。 通过四掩模拼接技术，基于Si interposer 的CoWoS-S 已开发出2500 平方毫米的interposer 面积。 然而，前所未有的interposer 面积给产量和制造带来了重大挑战。

通过四掩模拼接技术，基于Si interposer 的CoWoS-S 已开发出2500 平方毫米的interposer 面积。 然而，前所未有的interposer 面积给产量和制造带来了重大挑战。

通过四掩模拼接技术，基于Si interposer 的CoWoS-S 已开发出2500 平方毫米的interposer 面积。 然而，前所未有的interposer 面积给产量和制造带来了重大挑战。

快科技9月3日消息，据媒体报道，供应链最新消息显示，由于需要重新流片（RTO）以提升良率，RTX 50系列显卡的上市时间将比原计划有所延后，不过 ...